|
|
Dates
|
Du 03/07/2000 au 30/11/2000 |
|
Responsable
Département
|
Gérard CHARTIE
DMM/UDA/LB - Groupe Développement ASIC |
|
|
Sujet
|
Conception FPGA pour une matrice de commutation ATM à haut-débit (2.4Gb/s)
|
|
|
Cadre
|
Intégration dans une équipe de 4 ingénieurs 'Concepteurs Asic' participant à un projet de commutateur ATM 16x16 à 2.4Gb/s
|
|
|
FPGA utilisé
|
Xilinx XCV3200E (famille Virtex-E) - 3 millions de portes - 0,15 microns
|
|
|
Travail effectué
|
- |
Fonction FPGA de détermination du débit logique de sortie possédant une interface avec le microprocesseur de commande (F=100MHz)
|
| - |
Fonction FPGA de gestion de la mémoire centrale du commutateur (F=100MHz)
|
| - |
Fonction FPGA de sérialisation des cellules ATM en sortie du commutateur, avec la gestion d'un changement de fréquence (F=100MHz -> F=311MHz)
(F=311MHz étant proche de la limite de fonctionnement du FPGA utilisé)
|
|
|
Méthodologie pour chaque fonction
|
- |
Spécification Alcatel
|
| - |
Conception VHDL
|
| - |
Simulation (Modelsim)
|
| - |
Analyse du timing
|
| - |
Synthèse (Synopsys/Leonardo)
|
| - |
Placement-Routage (Alliance)
|
| - |
Ajustements avec le Floorplanner (Alliance)
|
